集成电路芯片的EMI来源

　　PCB中集成电路EMI的来源主要有：数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中，输出端产生的方波信号频率导致的EMI；信号电压和信号电流电场和磁场；IC芯片自身的电容和电感等。集成电路芯片输出端产生的方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的EMI频率成分。最高EMI频率也称为EMI发射带宽，它是信号上升时间（而不是信号频率）的函数。计算EMI发射带宽的公式为：

　　F=0．35／Tr

　　式中，F是频率，单位是GHz；Tr信号上升时间或者下降时间，单位为ns。

　　从上述公式中可以看出，如果电路的开关频率为50MHz，而采用的集成电路芯片的上升时间是1ns，那么该电路的最高EMI发射频率将达到350MHz，远远大于该电路的开关频率。而如果IC的上升时间为500ps，那么该电路的最高EMI发射频率将高达700MHz

　　当IC芯片的输出在逻辑高低电平间变换时，信号电压和信号电流就会产生电场和磁场，而这些龟场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐射的百分比，不仅是信号上升时间的函数，同时也取决于对信号源到负载点之间信号通道上电容和电感的控制的好坏，因此，信号源位于PCB板的IC内部，而负载位于其他的IC内部，这些IC可能在PCB上，也可能不在该PCB上。为了有效地控制EMI，不仅需要关注IC芯片自身的电容和电感，同样需要重视PCB上存在的电容和电感。

　　当IC芯片的输出端发生跳变并驱动相连的PCB导线为逻辑高电平时，IC芯片将从电源中吸纳电流，提供输出端所需能量。对于IC不断转换所产生的超高频电流而言，电源总线始于PCB上的去耦网络、止于IC的输出端。如果输出信号上升时间为1．0ns，那么IC要在1．0ns内从电源上吸纳足够的电流来驱动传输线。电源总线上电压的瞬变取决于电源总线路径上的电感、吸纳电流以及电流的传输时间。电压的瞬变由下面的公式所定义：

　　V=Ldi/dt

　　式中，L为电流传输路径上的电感，di为信号上升时间间隔内电流的变化，dt为电流的传输时间（信号的上升时间）

　　由于IC管脚以及内部电路都是电源总线的一部分，而且吸纳电流和输出信号的上升时间也在一定程度上取决于IC的工艺技术，因此选择合适的IC就可以在很大程度上控制上述公式中提到的所有三个要素

　　IC封装特征在电磁干扰控制中的作用

　　IC封装通常包括硅基芯片、一个小型的内部PCB以及焊盘。硅基芯片安装在小型的PCB上，通过绑定线实现硅基芯片与焊盘之间的连接，在某些封装中也可以实现直接连接。小型PCB实现硅基芯片上的信号和电源与IC封装上的对应管脚之间的连接，这样就实现了硅基芯片上信号和电源节点的对外延伸。因此，该IC的电源和信号的传输路径包括硅基芯片、与小型PCB之间的连线、PCB走线以及IC封装的输入和输出管脚。对电容和电感（对应于电场和磁场）控制的好坏在很大程度上取决于整个传输路径设计的好坏，某些设计特征将直接影响整个IC芯片封装的电容和电感。

　　首先看硅基芯片与内部小电路板之间的连接方式。许多IC芯片都采用绑定线来实现硅基芯片与内部小电路板之间的连接，这是一种在硅基芯片与内部小电路板之间的极细的飞线。硅基器件的热胀系数与典型的PCB材料（如环氧树脂）的热胀系数有很大的差别。如果硅基芯片的电气连接点直接安装在内部小PCB上的话，那么IC封装内部温度的变化导致热胀冷缩，连接就会因为断裂而失效。绑定线则可以承受大量的弯曲变形而不容易断裂。

　　采用绑定线的问题在于，每一个信号或者电源线的电流环路面积的增加将导致电感值升高。获得较低电感值的优良设计就是实现硅基芯片与内部PCB之间的直接连接，也就是说硅基芯片的连接点直接黏结在PCB的焊盘上。这就要求选择使用一种特殊的PCB板基材料，这种材料应该具有极低的热膨胀系数。而选择这种材料将导致IC芯片整体成本的增加，因而采用这种工艺技术的芯片并不常见，但是只要这种将硅基芯片与载体PCB直接连接的IC存在并且在设计方案中可行，那么采用这样的IC器件就是较好的选择。

　　在IC封装设计中，降低电感并且增大信号与对应回路之间或者电源与地之间的电容是选择集成电路芯片过程中的首选考虑。从EMC角度考虑，表贴元件是首选器件，因为其寄生参数小得多，而且能在很高的频率中提供令人满意的参数。例如表贴电阻（1kΩ以下）在1GHz时仍保持电阻性。而小间距的表面贴装与大间距的表面贴装工艺相比，应该优先考虑选择采用小间距的表面贴装工艺封装的IC芯片。BGA封装的IC芯片同任何常用的封装类型相比具有最低的引线龟感。从电容和电感控制的角度来看，小型的封装和更细的间距通常代表性能的提高。

　　其他相关的IC工艺技术问题

　　集成电路芯片偏置和驱动的电源电压Vcc是选择IC时要注意的重要问题。从IC电源管脚吸纳的电流，主要取决于该电压值以及该IC芯片输出级驱动的传输线（PCB线和地返回路径）阻抗。5V电源电压的IC芯片驱动50Ω传输线时，吸纳的电流为100mA；3．3V电源电压的IC芯片驱动同样的50Ω传输线时，吸纳电流将减小到66mA；1．8V电压的IC芯片驱动同样的50Ω传输线时，吸纳电流将减小到36mA．。由此可见，在公式V=印刷电路板中的电磁兼容设计方法总结，驱动电流从100mA减少到36mA可以有效地降低电压的瞬变电压，因而也就降低了EMI。低压差分信号器件（LVDS）的信号电压摆幅仅有几百毫伏，可以想像这样的器件技术对EMI的改善将非常明显。

　　电源系统的去耦也是一个特别值得关注的问题。IC输出级通过IC的电源管脚吸纳的电流都是由电路板上的去耦网络提供的。降低电源总线上压降的一种可行办法是缩短去耦电容到IC输出级之间的分布路径，这样将降低公式中的“L”项。一种最直接的解决方法是将所有的电源去耦都放在IC内部。最理想的情况是直接放在硅基芯片上，并紧邻被驱动的输出级。目前仅有少数高端微处理器采用了这种技术，但是IC厂商们对这项技术的兴趣正与日俱增，可以预见这样的设计技术必将在未来大规模、高功耗的IC设计中普遍应用。

　　在IC封装内部设计的电容通常数值都很小（小于几百皮法），所以系统设计工程师仍然需要在PCB板上安装数值在0．001～0．1uF之间的去耦电容，然而IC封装内部的小电容可以抑制输出波形中的高频成分，这些高频成分是EMI的最主要来源。

　　某些IC芯片输出信号的斜率也受到控制。对大多数的TTL和CMOS器件来说，当它们的输出级信号发生切换时，输出晶体管完全导通，这样就会产生很大的瞬间电流来驱动传输线。电源总线上如此大的浪涌电流势必产生非常大的电压瞬变。而许多ECL、MECL。和PECL器件通过在输出晶体管线性区的高低电平之间的转换来驱动输出级，通常称之为非饱和逻辑，其结果是输出波形的波峰和波谷会被削平，因而减小了高频谐波分量的幅度。这种技术通过提升信号上升时间“d”项来减小EMI。